Solución:
Las llaves significan concatenación, desde el bit más significativo (MSB) a la izquierda hasta el bit menos significativo (LSB) a la derecha. Está creando un bus de 32 bits (resultado) cuyos 16 bits más significativos consisten en 16 copias del bit 15 (el MSB) del bus a, y cuyos 16 bits menos significativos consisten solo en el bus a (esta construcción particular es conocida como extensión de signo, que es necesaria, por ejemplo, para desplazar a la derecha un número negativo en forma de complemento a dos y mantenerlo negativo en lugar de introducir ceros en los MSBits).
Hay un tutorial aquí *, pero no explica mucho más que el párrafo anterior.
Por lo que vale, las llaves anidadas alrededor a[15:0] son superfluos.
* Cuidado: el ejemplo dentro del enlace del tutorial contiene un error tipográfico al demostrar múltiples concatenaciones: el (2{C}} debería ser un {2{2}}.
Como dijo Matt, las llaves son para concatenación. Los tirantes extra rizados alrededor 16{a[15]} son los replicación operador. Se describen en el estándar IEEE para el documento Verilog (Std 1364-2005), sección “5.1.14 Concatenaciones”.
{16{a[15]}}
es lo mismo que
{
a[15], a[15], a[15], a[15], a[15], a[15], a[15], a[15],
a[15], a[15], a[15], a[15], a[15], a[15], a[15], a[15]
}
En forma de bits,
assign result = {{16{a[15]}}, {a[15:0]}};
es lo mismo que:
assign result[ 0] = a[ 0];
assign result[ 1] = a[ 1];
assign result[ 2] = a[ 2];
assign result[ 3] = a[ 3];
assign result[ 4] = a[ 4];
assign result[ 5] = a[ 5];
assign result[ 6] = a[ 6];
assign result[ 7] = a[ 7];
assign result[ 8] = a[ 8];
assign result[ 9] = a[ 9];
assign result[10] = a[10];
assign result[11] = a[11];
assign result[12] = a[12];
assign result[13] = a[13];
assign result[14] = a[14];
assign result[15] = a[15];
assign result[16] = a[15];
assign result[17] = a[15];
assign result[18] = a[15];
assign result[19] = a[15];
assign result[20] = a[15];
assign result[21] = a[15];
assign result[22] = a[15];
assign result[23] = a[15];
assign result[24] = a[15];
assign result[25] = a[15];
assign result[26] = a[15];
assign result[27] = a[15];
assign result[28] = a[15];
assign result[29] = a[15];
assign result[30] = a[15];
assign result[31] = a[15];