Solución:
Aquí hay una forma cuantitativa de determinar los límites de resistencia de terminación de puerta aceptable $ R_g $ para MOSFET de potencia.
Este será un enfoque perezoso perezoso perezoso ( $ L ^ 3 $). Entonces:
- Modelo FET muy simple, solo $ C _ { text {gd}} $, $ C _ { text {gs}} $ y $ R_g $ incluidos.
- Condensadores FET considerados únicamente lineales.
- La puerta FET se ha bajado a la fuente a través de $ R_g $.
- $ V _ { text {ds}} $ se usará voltaje de fuerza no más complicado que una rampa lineal.
La intención de un enfoque ( $ L ^ 3 $) es obtener el máximo conocimiento / utilidad con el mínimo esfuerzo, mediante el uso de un modelo que sea lo más simple posible pero aún significativo.
El modelo es un divisor capacitivo simple con reducción resistiva. $ V _ { text {gs}} $ se resolvió en el dominio de la frecuencia, y luego Laplace inversa se transformó para el dominio del tiempo.
Se analizan tres condiciones de funcionamiento utilizando este modelo:
- Aparece un voltaje en el drenaje a la fuente mientras $ R_g $ = $ infty $. Esta es una condición que nunca debería ocurrir en un circuito real, pero es instructivo pensar en ella.
- La puerta termina a la fuente a través de $ R_g $ con algún valor finito, mientras que cualquier cambio a $ V _ { text {ds}} $ es lento y poco frecuente. Cada FET en uso pasa algún tiempo en esta condición. Por ejemplo, durante el inicio, todos los FET pasan por un período en el que deberían estar apagados y cualquier cambio de $ V _ { text {ds}} $ ocurre en milisegundos. Durante este tipo de operación, el FET es esencialmente un dispositivo pasivo.
- Cambio frecuente de tiempo de subida y bajada corto con $ R_g $ que tiene un valor finito. La mayoría de los FET terminan pasando mucho tiempo en esta condición.
1. La puerta sin terminar: $ R_g $ = $ infty $
Después de configurar $ R_g $ = $ infty $:
$ V _ { text {gs}} $ = $ frac {C _ { text {gd}} V _ { text {ds}}} {C _ { text {gd}} + C _ { text { gs}}} $
Entonces, en este caso, $ V _ { text {gs}} $ es solo una versión escalada de $ V _ { text {ds}} $, y el factor de escala es el divisor capacitivo de $ C_ { text {gd}} $ y $ C _ { text {gs}} $. Para el IRF510:
$ V _ { text {ds-max}} $ = 100V
$ C _ { text {gd}} $ = $ C _ { text {rss}} $ = 20pF
$ C _ { text {gs}} $ = $ C _ { text {ciss}} $ – $ C _ { text {gd}} $ = 135pF – 20pF = 115pF
$ V _ { text {gth-min}} $ = 2V
Para un drenaje de voltaje de la fuente superior a 14 V, $ V _ { text {gs}} $ será mayor que el umbral de 2 V y la pieza comenzará a conducir. No importa cómo aparezca el voltaje en el drenaje, solo que está ahí. Es bastante obvio por qué nadie deja una puerta FET sin terminar.
2. FET desactivado durante el inicio del sistema: $ R_g $ = Algún valor finito
Permitiendo que $ R_g $ sea un valor finito variable:
$ V _ { text {gs}} $ = $ C _ { text {gd}} V _ { text {dsSlp}} R_g left (1-e ^ {- frac {t} {R_g left (C _ { text {gd}} + C _ { text {gs}} right)}} right) $
$ V _ { text {dsSlp}} $ es la pendiente o rampa lineal que fuerza el voltaje (en voltios / segundo) a través del drenaje hasta la fuente. Si $ V _ { text {ds}} $ aumenta de 0 a 25 V en 2 milisegundos, $ R_g $ deberá ser inferior a 11 MOhms para $ V _ { text {gs}} $ permanecer por debajo del umbral de 2 V y permanecer apagado.
Tasas de cambio tan lentas (en el rango de 1 a 10 milisegundos) para $ V _ { text {ds}} $ son la razón por la que Olin Lathrop puede decir correctamente $ R_g $ valores de 1kOhm, 10kOhm o 100kOhm. trabajar. Entonces, sí, para un pull-down pasivo para mantener un FET apagado durante el inicio del sistema u otra aplicación de bajo dV / dt que rara vez se cambia, casi cualquier resistencia de kilo-ohmios servirá.
¿Por qué perder el tiempo mirando esto? Si eso es todo lo que hay, podemos darnos la vuelta, volver a dormir y ser felices. Pero hay mucho más, así que veamos un poco de eso a continuación.
3. $ R_g $ Requisitos con alto dV / dt en el drenaje a la fuente: el problema dV / dt
Casi todos los FET terminan cambiándose con frecuencia, entre 10 KHz y 500 KHz, con un breve tiempo de subida y bajada $ V _ { text {ds}} $ transiciones. La mayoría de los FET se apagarán en 20 a 100 nanosegundos, y aquí es donde la terminación de la puerta se vuelve importante. Veamos el IRF510 con $ V _ { text {ds}} $ aumentando linealmente de 0 a 25 V en 50 nanosegundos. Usando la ecuación en la condición 2 anterior:
$ V _ { text {gs}} $ = $ text {(20pF)} text {(25V / 50nsec)} text {Rg} left (1-e ^ {- frac { text {50 nseg}} { text {(20pF + 115pF)} text {Rg}}} right) $
Entonces, al conectar un valor de 270 ohmios para $ R_g $ da $ V _ { text {gs}} $ ~ 2V. Ese sería el valor más alto de $ R_g $ que podría usarse sin que el FET se vuelva a encender.
$ R_g $ mayor que este valor máximo permite que el FET se encienda un poco o mucho, dependiendo del forzamiento de energía $ V _ { text {ds}} $. El FET podría encenderse lo suficiente para perder corriente y disipar energía, pero no mostrar ningún efecto real en $ V _ { text {ds}} $, o podría encenderse lo suficiente como para causar $ V _ { text {ds}} $ que caiga, lo que en las condiciones adecuadas puede provocar una oscilación.
Claramente, cuanto mayor sea el valor pico o la tasa de transición de $ V _ { text {ds}} $, menor debe ser la resistencia del circuito de la puerta.
Encontrar el valor mínimo para $ R_g $
¿Por qué no hacer $ R_g $ cero o lo más pequeño posible?
Hasta ahora en este análisis, el circuito de la puerta está dominado por la resistencia, pero también hay inductancia en el circuito de la puerta. Si se minimiza la resistencia de la puerta, la inductancia de la puerta se vuelve dominante en la dinámica del circuito y con $ C _ { text {gs}} $ forma un circuito resonante LC. Los circuitos LCR con Q> 1 se vuelven cada vez más ruidosos, lo cual es un problema para el control de la puerta FET si la carga se inyecta a través de $ C _ { text {gd}} $ desde $ V _ { text {ds}} $ o también de cambiar la forma de onda del controlador de puerta. Por ejemplo, un circuito LCR con una Q de 2 sonará a aproximadamente 1,5 veces su voltaje de conducción. Para un controlador de puerta con una fuente de 14 V, un Q de 2 sería suficiente para dañar la puerta de la mayoría de los FET.
Para un circuito resonante LC en serie:
Q = $ frac {Z_o} {R} $ y $ Z_o $ = $ sqrt { frac {L} {C}} $
Veamos un caso específico con el IRF510. Incluyendo el enrutamiento y la inductancia del paquete, el circuito de la puerta podría tener fácilmente 11 o 12 nH de inductancia. Recuerde que el IRF510 tiene un $ C _ { text {gs}} $ de 115pF, por lo que $ Z_o $ sería de unos 10 ohmios. Hacer coincidir $ R_g $ con $ Z_o $ daría una Q de 1, que sería la Q máxima para no sobrepasar la forma de onda de la unidad. El mínimo $ R_g $ debe ser mayor que $ Z_o $.
Algunas cosas para tener en mente
- $ R_g $ es la resistencia total en serie entre la puerta y la fuente del FET. Esto incluye la resistencia de salida del controlador, la resistencia en la conexión del controlador a la puerta FET, la resistencia en la estructura FET (puerta física y paquete).
- Los valores utilizables para $ R_g $ caen en un rango, ni demasiado alto ni demasiado bajo. $ R_g $> $ R_ {g- max} $ o $ R_g $ < $ R_ {g- min} $ pueden hacer que el FET oscile.
- Todos los FET muestran efectos dV / dt, especialmente partes de tecnología más antigua.
Considere que este es el conocimiento mínimo necesario sobre la resistencia del circuito de puerta en MOSFET.
1 kΩ, 10 kΩ o 100 kΩ deberían funcionar.
Piense en cuál es el propósito de un menú desplegable y cuándo es importante. Durante el funcionamiento normal, la puerta generalmente se acciona activamente en ambos sentidos. Una resistencia desplegable no hace nada útil entonces, y lo mejor no se interpone en el camino.
Por lo general, el propósito de un pulldown es mantener el FET apagado durante el arranque mientras el circuito de activación de la puerta activa tiene alta impedancia. Esto podría suceder, por ejemplo, si la puerta se conduce directamente desde un pin de microcontrolador. Pueden pasar 10 segundos antes de que el reloj del micro comience a funcionar y ejecute las instrucciones que ponen el pin en un estado de salida conocido. Eso podría ser malo si el FET solo debe estar encendido durante unos pocos µs a la vez para evitar que se sature algún inductor, por ejemplo. En casos como ese, el FET no solo podría despertarse al causar una corriente excesiva, sino que esa corriente excesiva podría evitar que el suministro llegue hasta el final, esencialmente bloqueando el circuito en modo palanca de forma indefinida.
Entonces, ¿cuáles son los criterios para decidir el valor del menú desplegable? En un extremo, la resistencia debe ser lo suficientemente baja para que la puerta se descargue a tiempo y pueda mantenerse en el estado bajo a pesar del acoplamiento capcitivo de los transitorios de arranque. La puerta de un FET tiene una resistencia muy alta y, en su mayoría, parece capacitiva. Incluso una resistencia grande puede eventualmente descargar la capacitancia de la puerta. El factor limitante es la rapidez con la que el dispositivo se puede apagar y luego volver a encender. Sin embargo, generalmente este no es el problema. Mantener la puerta baja a pesar de los transitorios de inicio es mucho más difícil de juzgar, ya que es casi imposible saber de dónde pueden provenir estos transitorios y con qué fuerza se acoplarán al nodo de la puerta. Es por eso que ves tal rango. Nadie sabe realmente lo que se necesita, por lo que experimentan y reducen, o más probablemente, eligen un buen número. La idea de lo agradable de diferentes personas varía.
En el otro extremo, no desea que el pulldown extraiga una corriente significativa que, de otro modo, conduciría la puerta hacia arriba rápidamente o en absoluto. Si está utilizando un controlador FET que puede generar 1 A durante la conmutación, los 10 mA adicionales del pulldown de 1 kΩ son prácticamente irrelevantes. Por otro lado, si la puerta se conduce directamente desde un micro pin, entonces los 5 mA adicionales de un pulldown de 1 kΩ podrían ser un inconveniente significativo. En ese caso, 10 kΩ sería mejor. Rara vez es necesario ir más alto que eso, pero en algunos circuitos de baja potencia donde el FET está encendido durante largos períodos de tiempo, es posible que desee 100 kΩ.
Entonces, como dije, 1 kΩ, 10 kΩ o 100 kΩ deberían funcionar.