Nuestro equipo de especialistas pasados muchos días de investigación y recopilación de de información, hallamos la respuesta, deseamos que te resulte útil en tu proyecto.
Solución:
Algunas respuestas:
L1
es la caché de nivel 1, la más pequeña y rápida.LLC
por otro lado se refiere al último nivel de la jerarquía de caché, denotando así el caché más grande pero más lento.i
contrad
distingue la caché de instrucciones de la caché de datos. Solo L1 se divide de esta manera, otros cachés se comparten entre datos e instrucciones.TLB
se refiere al búfer de búsqueda de traducción, un caché que se usa cuando se asignan direcciones virtuales a direcciones físicas.- Distintos contadores TLB dependiendo de si la dirección nombrada se refería a una instrucción oa algún dato.
- Para todos los accesos a datos, se mantienen diferentes contadores dependiendo de si la ubicación de memoria dada fue leída, escrita o precargada (es decir, recuperada para lectura en algún momento posterior).
- El número de errores indica con qué frecuencia se accedió a un elemento de datos dado, pero no presentes en el caché.
Parece que piensas que el cache-misses
evento es la suma de todos los demás tipos de errores de caché (L1-dcache-load-misses
, y así). Eso en realidad no es true.
la cache-misses
El evento representa el número de accesos a la memoria que no pudo ser atendido por ninguno de los cachés.
Admito que la documentación de perf no es la mejor.
Sin embargo, uno puede aprender bastante al leer (asumiendo que ya tiene un buen conocimiento de cómo funcionan una CPU y una unidad de monitoreo de rendimiento, esto claramente no es un curso de arquitectura de computadoras) el documento de la función perf_event_open():
http://web.eece.maine.edu/~vweaver/projects/perf_events/perf_event_open.html
Por ejemplo, al leerlo se puede ver que el cache-misses
evento mostrado por perf list corresponde a PERF_COUNT_HW_CACHE_MISSES
De acuerdo con el tutorial de rendimiento, Eventos de la Unidad de Monitoreo del Desempeño (PMU) o eventos de hardware se refieren a aquellos eventos que se pueden asignar directamente a eventos específicos de CPU para un proveedor de CPU. Pero el eventos de caché de hardware consulte algunos nombres de eventos de hardware proporcionados por perf
, que puede asignarse a eventos reales proporcionados por la CPU. Para la lista de perf
Uso de eventos de caché perf list cache
en la terminal de Linux.
valoraciones y comentarios
Recuerda mostrar este tutorial si si solucionó tu problema.